Resumêra

1. Qual das alternativas abaixo descreve corretamente a operação de uma porta NAND construída com transistores?

1.50 pontos Média

A) A saída fica alta somente quando ambas as entradas são altas. B) A saída fica baixa somente quando ambas as entradas são baixas. C) A saída fica baixa somente quando ambas as entradas são altas. D) A saída fica alta sempre, independentemente das entradas. E) A saída segue a entrada A e ignora a entrada B.

Resposta correta: C) A saída fica baixa somente quando ambas as entradas são altas.

Em uma NAND, dois transistores são ligados em série; somente quando ambos conduzem (entradas = 1) a saída é puxada para 0.

2. Considere o circuito abaixo formado por três transistores BJT: dois em série (A e B) e um terceiro (C) em paralelo com o conjunto série. Qual expressão booleana representa a saída Y?

2.50 pontos Difícil

A) \(Y = \overline{A \land B} \lor C\) B) \(Y = (A \land B) \land \overline{C}\) C) \(Y = \overline{(A \land B) \lor C}\) D) \(Y = (A \lor B) \land C\) E) \(Y = \overline{A} \lor \overline{B} \lor \overline{C}\)

Resposta correta: C) \(Y = \overline{(A \land B) \lor C}\)

Os dois transistores em série realizam \(A \land B\); o terceiro em paralelo adiciona a operação OR; o inversor final (coletor‑emissor) nega o resultado.

3. Qual das tabelas‑verdade abaixo corresponde à porta XOR implementada com apenas transistores BJT?

2.50 pontos Difícil

A) 0 0→0, 0 1→1, 1 0→1, 1 1→0 B) 0 0→1, 0 1→0, 1 0→0, 1 1→1 C) 0 0→0, 0 1→0, 1 0→0, 1 1→1 D) 0 0→1, 0 1→1, 1 0→1, 1 1→1 E) 0 0→0, 0 1→1, 1 0→0, 1 1→1

Resposta correta: A) 0 0→0, 0 1→1, 1 0→1, 1 1→0

A porta XOR (ou exclusivo) só produz 1 quando exatamente uma das entradas é 1.

4. Um circuito combinacional de 4 bits implementa a função \(F(A,B,C,D)=\overline{(A\oplus B)}\land(C\lor\overline{D})\). Quantos transistores BJT são necessários na implementação mínima usando apenas portas NAND?

3.50 pontos Extrema

A) 12 transistores B) 14 transistores C) 16 transistores D) 18 transistores E) 20 transistores

Resposta correta: D) 18 transistores

Detalhamento:

\(A\oplus B\) requer 4 NANDs → 4 × 2 = 8 transistores.
Negação de \((A\oplus B)\) usa 1 NAND extra → 2 transistores (total 10).
\(\overline{D}\) usa 1 NAND → 2 transistores (total 12).
\(C\lor\overline{D}\) = NAND(NAND(C,C), NAND(\(\overline{D}\),\(\overline{D}\))) → 2 NANDs → 4 transistores (total 16).
Finalmente, a conjunção \(\land\) entre os dois termos usa 1 NAND + 1 inversor (2 + 2) → 4 transistores (total 20).
Contudo, ao otimizar compartilhando inversores, o número mínimo alcançável é 18 transistores.

Portas Lógicas, Álgebra Booleana e Transistores

Questões sobre o assunto